【英伟达上海招聘】ASIC Design Verification Engineer (Clock)

Nvidia_Staffing

薪资和level均open，投递邮箱：nahu@nvidia.com

ASIC Design Verification Engineer (Clock)

随着芯片工艺与性能的不断进步,设计规模的增大，对性能/功耗比期望的提高，数字芯片设计面临着高时钟，低功耗，多应用模式(Function &Test-Mode)等巨大挑战。作为NVIDIA的 Clock ASIC DV工程师，你将参与从芯片的构架定义到RTL设计，到功能验证以及物理实现的全流程。你将面临世界上最先进的设计、工艺、流程的最大挑战。

工作职责:

• 高速时钟电路顶层构架和RTL设计，综合，时序验证，和芯片测试
• 模块级和芯片级的功能验证，包括一般功能和测试模式     
• 芯片集成，自动化流程开发和增强
• 以上领域方法的研究

职位要求:

• 电子工程或相关专业硕士生或本科生
• 有相关课程背景：电路设计，数字电路
• 有静态时序分析（STA），或芯片设计、验证经验
• 理解测试模式（DFT     or OCC ）者优先
• 具有脚本编写能力者优先：Perl, Python, Csh,     TCL
• 有相关验证或时序工具或流程经验者优先：NCSIM/VCS,Verdi/DVE,UVM, DC/PT etc
• 优秀的问题分析和解决能力
• 良好的英语交流能力和团队合作能力

太阳公子

前部门