在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2209|回复: 4

[求助] 关于PLL中loop filter的设置问题

[复制链接]
发表于 2017-5-31 19:22:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
PLL里面的二阶passive loop filter在schematic里有两种理论上等效的摆法:
chargepump与vco的连接-电阻-电容-地(所谓电阻在上面)
chargepump与vco的连接-电容-电阻-地(所谓电容在上面)
请问两种摆法在实际操作中孰优孰劣?谢谢
发表于 2017-5-31 22:57:15 | 显示全部楼层
你好,个人觉得还是电阻在上为好:<1>,电容在上的话,对于电阻的节点构成高通,而PLL输入频率通常不大,可能导致电容与电阻之间的节点被下拉到地,等效的只有一个电容起到作用,不引入频率补偿的零点。<2>,电阻在上的话,也会存在一个问题,就是控制电压的ripple=Icp*R,如果ripple太大可能会引起失锁,一般来说不是问题。(回答的不对的,还请指正)
发表于 2017-6-1 17:38:14 | 显示全部楼层
还真没考虑过这个问题。
发表于 2017-6-1 19:03:33 | 显示全部楼层
电容还有个对地的寄生电容啊
发表于 2017-6-2 07:03:47 | 显示全部楼层
两种接法理论阻抗是一样的,包括对电阻噪声的效果。但实施起来有区别,如果电容是mos电容,电阻在上方式比较适合。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 10:10 , Processed in 0.016721 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表