在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1532|回复: 1

[招聘] DDR controllerPHY design & verification (staff) Engineer

[复制链接]
发表于 2017-5-12 15:36:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 KT咨询-IC电子 于 2017-5-15 11:02 编辑

NO.78-【猎头职位:上海需要多位  DDRcontrollerPHY design & verification (staff) Engineer】联系人:Chole-Zhang,邮箱:hr@kthr.com,微信也可查询职位了!打开手机微信,搜号码“KTHR_COM”或查找微信公众帐号“KT人才”或扫描以上二维码即可添加,欢迎大家关注!

Jobdescription

1.Maintain and develop current DDR234/LPDDR234 IP.

2.Deep research on current controller/PHY architecture andmicro-architecture.

3.Solve the simulation/integration/timing issue from the customer.

4.Add features on current DDR IP and validate.

5.Make documents – Diagram/table/description using word and visio.

Qualificationrequirements

1.Familiar with AXI/DDR(JEDEC)/DFI specification.

2.3+ years of experience on digital design or verification.

3.Familiar with scripts – Perl and tcl.

4.Familiar with timing concept and SDC.

5.Highly organized and self-motivated.

6.Ability to work with teammates.

7.Good language and communication skills in English for both spoken andwritten.

福利:丰厚bonus+在职硕士+人才公寓

KT人才二维码.jpg

KT人才二维码.jpg
发表于 2017-5-16 12:49:41 | 显示全部楼层
哪家?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-7 11:50 , Processed in 0.018326 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表