如何将Cadence IC616 原理图转为layout

飞啊飞2

lz是不是说如何将原理图生成spi网表，然后进行版图的lvs验证，lvs验证时需要的网表可以从原理图生成，版图是不可以的

xiaosong521

哪位大神告诉我，为什么我的cadence616layout xl 之后没有任何东西生成啊

limonstone2012

回复 12# xiaosong521


   XL后，点击左下角有个generate from source的图标，才能出来，你是不是少了这步？

andy2000a

回复 13# limonstone2012


    cadence virtuoso XL  可以 ,

好像类似 LAKER 有有类似 schematic driven ,

  Tanner Ledit 也好像有 schematic driven layout

不知道有没人比过 ?   


未来可否靠 AI 方式 AUTO LAYOUT ..
place 靠 analog designer 去放  , 但 routing 给 EDA tools