设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《计算机原理与设计：Verilog HDL版》cpu设计源代码（Mo ...
123
返回列表 发新帖
楼主: 真我个性

[原创] 《计算机原理与设计：Verilog HDL版》cpu设计源代码（ModelSim仿真）

[复制链接]
thscribe
发表于 2023-6-10 10:48:58 | 显示全部楼层
后端应该是用不着这些  纯兴趣了啊
回复 支持 反对

举报

hao0720108208
发表于 2023-7-8 11:14:00 | 显示全部楼层
此书值得一看
回复 支持 反对

举报

ic886
发表于 2024-12-12 13:16:52 | 显示全部楼层
感谢分享
回复 支持 反对

举报

JCWANGZI
发表于 6 天前 | 显示全部楼层

谢谢分享，谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 15:16 , Processed in 0.016071 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表