在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1091|回复: 0

[招聘] ASIC后端设计/ASIC前端设计经理-泸州

[复制链接]
发表于 2017-5-3 14:53:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

ASIC后端结构设计组经理-泸州

职位描述:

* 需全面熟悉ASIC集成电路,包括平面布局、时钟及电源分布,全局信号布局,I/O布局及IP硬核集成
* 熟悉典型的SOC问题,如多电压和时钟域、ESD策略、混合信号模块集成及封装的相互作用;
* 熟悉分层设计方法、自顶向下设计、预算、时间及物理集合;
* 须有内部供应商及外部供应商集成IP的经验,并能在物理域明确及达到IP要求;
* 具有频率超过1GHz,使用sub-45nm技术的大型SOC设计经验(>20M gates);
* 熟悉并细知数据库管理问题;
* 熟悉Floorplanning工具、 P&R流程、全局时序验证及结构设计验证流程;
* 熟悉设计相关的各种工艺,包括产量和可制造性设计、多电压策略及热处理。


岗位要求:

* 积极主动、值得信任
* 具备剖析问题及解决问题的能力
* 具备良好的沟通能力,并愿意在团队环境中工作
* 定制ASIC开发以及内部IC开发资源整合

* 领导及管理ASIC结构设计团队,实施RTL流片签发
* 定义及执行项目计划与进度


* 5年或以上ASIC结构设计和实施经验
* 至少3年或以上管理IC结构设计工程师和领导复杂SoC开发项目的工作经验

* 英语沟通能力




ASIC前端设计组经理-泸州

职位描述:

* 领导ASIC前端开发团队及DSP应用工程团队
* 定义项目计划及执行
* 具有5年或以上RTL编码、IP集成以及验证的经验
* 至少3年或以上管理IC开发工程师和领导复杂SoC开发项目的工作经验
* DSP或嵌入式处理器工作经验为关键优势
* 英语沟通能力


岗位要求:

* 积极主动、值得信任

* 具备剖析问题及解决问题的能力

* 具备良好的沟通能力,并愿意在团队环境中工作

* 定制ASIC开发以及内部IC开发资源整合

* Verilog RTL编码                                                                                * 使用Verilog和C / C ++数字系统设计经验

* 熟悉DSP算法的实现



我的QQ:473421885

电话:0755-66606920
有意者简历可发:carry.wang@yaxunhr.com
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 23:08 , Processed in 0.012777 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表