在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1957|回复: 2

[招聘] IC Layout Engineer招聘

[复制链接]
发表于 2017-5-3 14:30:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
500强德资公司招聘IC Layout Engigneer,要求如下:

Responsibility

-
Responsible for IC full-customanalog/mix-signal CHIP/IP layout

-
Verification of the layout (DRC/ERC/LVS)

-
RC extraction for post simulation

-
Assist in project tapeout.

-
Cooperate with design team in Germany

Requirements

-
BSEE with 5+years of CMOS analog/mix-signal layout experience

-
Familiar with Cadence and Calibre/Assuralayout and verification tools

-
Understanding of basic CMOS circuits is a must

-
Understanding of CMOS process is a must

-
Work experience in an international team

-
Dedicated, hardworking and good team player

-
Fluent oral andwritten English.

发表于 2017-6-15 19:21:37 | 显示全部楼层
本帖最后由 Snowy2016 于 2017-6-15 19:25 编辑

楼主忘了写重要的信息——Where?
发表于 2017-6-20 09:57:03 | 显示全部楼层
自己太菜了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 14:36 , Processed in 0.015259 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表