在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5005|回复: 10

[资料] (经典)大规模逻辑设计指导书

[复制链接]
发表于 2017-5-1 09:43:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


(经典)华为_大规模逻辑设计指导书


文档简介



华为大规模逻辑设计指导书目的编写该规范的目的是提高书写VHDL代码的可读性可修改性可重用性优化代码综合和仿真的结果

指导设计工程师使用VHDL规范代码和优化电路规范化公司的ASIC/FPGA设计输入

从而做到逻辑功能正确可快速仿真 综合结果最优 可读性较好

范围该规范涉及VHDL编码风格规定编码中应注意的问题VHDL代码书写范例等该规范适用于所有的采用VHDL代码进行设计的项目3


定义VHDL Very high speed IC Hardware Des cription Language, 甚高速集成电路的硬件描述语言FSM Finite Status Machine,有限状态机simulate


仿真通过输入激励在计算机上验证设计是否正确包括RTL仿真和门级仿真模拟是指对一个物理器件的结构功能或其他特性如延时特性等

用抽象的语言或高级语言如用C语言进行算法描述所进行的建模




大规模逻辑设计指导书.pdf (3.45 MB, 下载次数: 139 )

发表于 2017-5-1 12:15:13 | 显示全部楼层
大规模逻辑设计指导书
发表于 2017-5-1 20:56:32 | 显示全部楼层
thanks.get
发表于 2017-5-2 05:13:58 | 显示全部楼层
回复 1# LegendNing


   thanks for sharing
发表于 2017-5-6 00:57:05 | 显示全部楼层
thanks for sharing
发表于 2017-5-8 09:45:35 | 显示全部楼层
谢谢分享
发表于 2017-5-12 16:01:58 | 显示全部楼层
thanks for sharing
发表于 2021-10-20 09:30:02 | 显示全部楼层
挺好的, 谢谢
发表于 2021-10-20 10:23:51 | 显示全部楼层
thanks
发表于 2021-10-20 10:49:28 | 显示全部楼层
真是好资料,写的很是专业和深度,内容丰富全面,学习下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 03:45 , Processed in 0.024021 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表