在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2698|回复: 3

[求助] 请教个时序约束的问题

[复制链接]
发表于 2017-4-26 09:42:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 djqlyy 于 2017-4-26 09:44 编辑

外部输入有字时钟clk1(240MHZ),帧时钟clk2(40MHZ)和数据先用clk1的下降沿对clk2进行采集得到clk_samp,同时用clk1的上升沿对数据采集得到data,如下图所示
再用clk_samp的下降沿对data进行采集,这就是说clk_samp的下降沿与data到达寄存器的时间差必须在2ns之内
这个时序约束该怎么写?
QQ图片20170426094405.png
发表于 2017-4-26 21:50:48 | 显示全部楼层
你这个问题里是不是少了一个很重要的条件?数据data的速率是多少?看你的描述像是40M?是同步的吗?如果确是同步的,随路时钟是哪个?
      不过话说回来,240MHz的外部时钟可不低,尤其双沿都还要采样。这样的时序分析模型,约束很难达到目的。RGMII接口125MHz双沿的速率对板内PCB布线和时序约束的要求就比较高了。
      另外行波时钟clk_samp对于时序约束也是挑战。
      建议仔细分析一下整个系统,找出更合理的处理方法。就从你描述的情况来看,这个东西很难办。
 楼主| 发表于 2017-4-27 08:24:39 | 显示全部楼层
回复 2# dogbear2245
数据速率480Mbps,经LVDS后生成data,再由clk_samp采样!
发表于 2017-4-29 02:38:50 | 显示全部楼层
用 create_clock - waveform {rise, fall } ... 去约束。
btw, clk的约束仅仅是“描述”, 即让synthesis或STA 工具知道你想要的clk pattern。CTS得后端搞定并propagate。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:13 , Processed in 0.030692 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表