在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2145|回复: 4

[求助] 为什么cadence RTL compiler会把超前进位加法器综合成行波进位加法器?

[复制链接]
发表于 2017-4-7 11:00:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
超前进位加法器的代码应该没问题,可是无论是用数据流(assign)还是门级结构描述,都会被综合成行波进位加法器 HYB16 CLA.png
发表于 2017-4-7 14:57:37 | 显示全部楼层
4bit加法,需要使用超前进位??
 楼主| 发表于 2017-4-7 17:04:06 | 显示全部楼层
顶下~~~~~
发表于 2019-4-2 23:02:46 | 显示全部楼层
thank you so much
发表于 2019-7-28 08:35:06 | 显示全部楼层
thanks~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:37 , Processed in 0.017445 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表