设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › chop +带隙基准仿真问题
123
返回列表 发新帖
楼主: 威威的1992

[求助] chop +带隙基准仿真问题

[复制链接]
发表于 2022-8-8 01:34:31 来自手机 | 显示全部楼层
学习了
回复 支持 反对

举报

zhutong_judy
发表于 2023-6-9 10:32:54 | 显示全部楼层
这个有个SC notch filter 可以消除，具体可以见这篇论文

JSSConference2010_A Single-Trim CMOS Bandgap Reference with a 3σ inaccuracy of .pdf

2.16 MB, 下载次数: 31 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

woosenyu0228
发表于 2023-6-10 15:28:55 | 显示全部楼层
可以试试使用Notch filter
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-17 15:57 , Processed in 0.019518 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表