信号线之间干扰的问题

caoxiangrong11

PCB板上靠近芯片端，时钟信号（27MHz的无源晶振提供）与IIC 的SDA有一段长距离并行走线，两线中心距离为3倍线宽，但两者之间未隔地，其中主芯片的晶振输入IO为1.1v，时钟信号峰峰值只有580mv左右，而SDA的IO为3.3v,即SDA的信号也为3.3v，另外SDA是双向信号，在SDA ack时会存在反向电流。问题：
1.若是两者并行走线，时钟与信号之间未隔地，是否会有干扰，时钟不隔地，是否正确？
2.时钟信号承载的电平信号为1.1v,而SDA 为3.3v，电平幅值不一致时，是否会有干扰？
3.当SDA的信号存在反向电流时,在问题1,2的基础，是否会加大干扰？


本人是IC设计的，对PCB设计不是很了解。有些问题比较弱智，请见谅！