请教MUX选择时钟的约束问题

春风十米 · 发表于 2017-2-18 15:08:34

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

主时钟clock分频后经过MUX1，选择出clk_enc时钟后再分频，进过MUX2选择出clk_data，clk_data再2分频得到clk_data_2。其中clk_dvi4、clk_div8、clk_enc、clk_data、clk_data_2进过手动插入的门控后作为其他模块的时钟。我通过create_generated产生时钟后，使用set_clock_group后，综合还是会出现clock crossing domain.初学者，思考了很久都没解决，请教各位，怎么约束能避免clock crossing domain?

登录/注册后可看大图

下面是检查setup_time的报告，其中latch和flip-flop的时钟是同一时钟，不懂为什么出现clock crossing domain

登录/注册后可看大图

他小年 · 发表于 2017-2-18 22:47:37

感觉好像很难的样子

[求助] 请教MUX选择时钟的约束问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2