sigma delta的电路设计

chafenfa

我目前在做离散时间五阶1.5bits量化的调制器，在matlab中的simulink模型SNR能够达到110dB,也搭好了verilogA模型，仿真后SNR可达到107dB,但是当把电路中的加法器换成实际的电容结构时，输出的数据流波形就不对了，SNR也只有60dB了，我用的是无源加法器，之前的加法器模型的代码是vout=v1+v2+v3+v4+v5-6，仿真的结果是18bits，但我的加法器电容的比值是5：4：3：2：2，我用这样比值的加法器替代之前的代码，仿真的结果是10bits,但我觉得之前的代码并没有体现比值的关系，所以我把代码换成了vout=（5/16）v1+(4/16)v2+(3/16)v3+(2/16)v4+(2/16)v5,这样仿真的结果还是10bits，请各位大神指教