在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4822|回复: 6

[求助] VCS仿真器问题

[复制链接]
发表于 2016-12-12 15:33:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用VCS对数字电路(一个微处理器)进行仿真,可以通过VCS仿真器在仿真过程中修改电路内部信号的值么?
发表于 2016-12-15 21:51:37 | 显示全部楼层
可以,建议查看手册中hdl_xmr_force部分
发表于 2016-12-19 20:13:58 | 显示全部楼层
你说的改变信号值,是指的什么?
强制修改逻辑关系?
 楼主| 发表于 2016-12-20 09:59:15 | 显示全部楼层
回复 3# zhanglinlin0514
就是想强制修改一下处理器内部寄存器或者线网的值。
因为直接通过testbench修改的话,只能改变顶层信号的值(force release语句),那内部的有没有办法改啊。例:
reg regwrite;

initial begin
#100
force regwrite = 1;
#200
release regwrite;
发表于 2016-12-20 13:19:32 | 显示全部楼层
force 延伸到内部的信号全路径,举例若要force内部信号c:force a.b.c = 1;
发表于 2016-12-21 06:59:13 | 显示全部楼层
针对vhdl层次的dut,测试平台下无法使用X1.X2.X3的语法结构
如果还想force的情况下
建议查看hdl_xmr_force这个函数,可以完成你想要的结果
发表于 2016-12-22 18:17:47 | 显示全部楼层
回复 1# luckyqian


tb可以在某个时刻进行force,然后在release
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 23:29 , Processed in 0.019663 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表