在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1649|回复: 0

[求助] PT SI hold timing

[复制链接]
发表于 2016-12-8 17:16:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
直接上主题:PT分析结果hold已经clear。但是当我将sdc某个时钟频率降低后再跑PT时,又出现了
hold violation。两次我使用的spef相同,只修改过sdc时钟频率。我将有violation的path两次对比下,原因是-crosstalk_delta差别造成的。

我的想法是改变了时钟频率影响crosstalk_delta值的计算?具体的我不太清楚了,求大牛指点,如果真是这样的话,因为设计中这个时钟要跑不同的频率,我需要保证要跑的频率hold都干净吗?提前谢谢了!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:24 , Processed in 0.014998 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表