在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: crazykeith

[求助] [求助]该运放的psrr如何提高

[复制链接]
发表于 2016-12-7 02:49:33 | 显示全部楼层
add a cap at output
 楼主| 发表于 2016-12-10 00:08:52 | 显示全部楼层
I have tried this , but it only reduce the frequency after 100M, the frequency near 100M is still close to 0dB
我尝试过这种方法,不过只改变了100M以后的频率,100M附近的频率还是接近0dB
发表于 2016-12-11 22:54:17 | 显示全部楼层
回复 1# crazykeith


   改变补偿的方式,不要使用米勒补偿,直接在后级pmos gate处加对电源的cap
 楼主| 发表于 2016-12-12 16:37:11 | 显示全部楼层
回复 13# jeff_zx


   谢谢指导,最后采用的解决方法,就是在后面的tgate加上一个mos管电容并联mom电容,然后调节下密勒补偿的rc值,可以使得psrr最高点为-4点多dB
发表于 2016-12-13 10:43:58 | 显示全部楼层
同时提高Cc和Cload的值。
Bnadwidth低到远在100M以内。
发表于 2016-12-14 09:46:32 | 显示全部楼层
回复 14# crazykeith

请问一下楼主,你所说的tgate是指功率管的栅端吗?
发表于 2016-12-15 18:01:03 | 显示全部楼层
可以让电压反馈环路的阻抗降低,可以提高高频的PSRR
输出加电容肯定是可以的。明显你加的电容不够大,要么你的LDO是片内的
发表于 2016-12-16 08:53:42 | 显示全部楼层
我想知道楼主扫描PSRR的变量是什么?低频的增益看上去掉了很多啊?是扫的电源电压吗?
发表于 2016-12-19 11:39:46 | 显示全部楼层
miller补偿的方式决定了在buffer运放的GBW处的PSR就是接近0或者超过0的。

你把输出改成NMOS管就好了。
发表于 2016-12-19 11:41:15 | 显示全部楼层




    补充,输出加电容滤波
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:00 , Processed in 0.024981 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表