在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1570|回复: 2

[求助] Design_compiler和design_vision的本质区别在哪里?

[复制链接]
发表于 2016-11-5 14:20:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
dc_shell -topo 和 design_vision 这两种模式综合的电路有什么区别?刚接触综合也不太懂,请教一下
发表于 2016-11-5 15:09:38 | 显示全部楼层
带有 -topo 参数的,就是常说的DCT,在综合的时候将物理布局信息考虑进来了。这样综合出来的电路,到后端时序比较好收敛。
不带 -topo 参数的,就是普通的DC,在线模型估算上,用的是WLM。估算值和后端布局后,实际走线延迟,偏差比较大。对于线延迟占比大的设计,就会出现前端时序能收敛,但是后端时序很难收敛的情况。


工艺大于65nm前的设计,用DC综合,还可以hold住。65nm之后,必须用DCT,切肤之痛。
 楼主| 发表于 2016-11-5 18:11:28 | 显示全部楼层
回复 2# mnluan


   牛逼,学习了。我本来是搞混合信号的,现在自己搞综合,感觉头大,以前大部分都是手layout的数字单元。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 15:58 , Processed in 0.017472 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表