在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3418|回复: 10

[资料] FPGA验证bible with systemverilog

[复制链接]
发表于 2016-11-3 15:52:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 v587alex 于 2016-11-3 15:54 编辑

验证界的bible之作 1.png

Writing Testbenches using SystemVerilog.pdf

2.02 MB, 下载次数: 54 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2016-11-4 02:16:29 | 显示全部楼层
kan kan
发表于 2016-11-4 13:53:50 | 显示全部楼层
好don关系
发表于 2016-11-4 22:34:15 | 显示全部楼层
非常感谢 !!!
发表于 2016-11-5 10:59:10 | 显示全部楼层
11月26日武汉至勇敢的芯起航
欢迎咨询
发表于 2016-11-13 08:36:13 | 显示全部楼层
回复 1# v587alex


     thanks for sharing
发表于 2016-11-18 08:00:45 | 显示全部楼层
Thanks.
 楼主| 发表于 2017-1-18 14:49:11 | 显示全部楼层
确实是很好的作品
发表于 2017-4-29 12:27:07 | 显示全部楼层
Thanks
发表于 2020-10-26 11:17:09 | 显示全部楼层
好書值得收藏
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 18:46 , Processed in 0.029841 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表