在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3840|回复: 16

共享systemverilog资料

[复制链接]
发表于 2007-6-11 01:23:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
共享systemverilog资料

SystemVerilog - Is This The Merging of Verilog & VHDL.pdf

65.4 KB, 下载次数: 10 , 下载积分: 资产 -2 信元, 下载支出 2 信元

SystemVerilog Ports & Data Types For Simple, Efficient and Enhanced HDL Modeling.pdf

84.14 KB, 下载次数: 6 , 下载积分: 资产 -2 信元, 下载支出 2 信元

SystemVerilog 2-State Simulation Performance & Verification Advantages.pdf

137.86 KB, 下载次数: 6 , 下载积分: 资产 -2 信元, 下载支出 2 信元

SystemVerilog Event Regions, Race Avoidance & Guidelines.pdf

353.67 KB, 下载次数: 9 , 下载积分: 资产 -2 信元, 下载支出 2 信元

abbr_aaaa85b5817ca5f63843d0038da7e9bc.pdf

103.58 KB, 下载次数: 10 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2007-6-11 01:26:44 | 显示全部楼层

继续搜集

,无论设计还是验证,systemverilog应该是方向
 楼主| 发表于 2007-6-11 01:27:41 | 显示全部楼层

继续搜集

还有EDA工具的支持
发表于 2007-6-16 09:59:25 | 显示全部楼层
谢谢你啊,
发表于 2007-6-21 01:39:29 | 显示全部楼层
真的要感谢搂住提供这么好的资料
发表于 2007-6-21 23:06:41 | 显示全部楼层
在顶一下了阿
发表于 2007-6-29 10:34:52 | 显示全部楼层
楼主真是个大好人!
发表于 2007-6-30 06:42:07 | 显示全部楼层
look~~~
发表于 2007-7-2 06:15:58 | 显示全部楼层
谢谢楼主!!!!!!!!!!!
发表于 2007-7-3 17:12:15 | 显示全部楼层

谢谢楼主!!!!!!!!!!!

谢谢楼主!!!!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-23 05:47 , Processed in 0.024690 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表