在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1583|回复: 1

[求助] fm怎么进行网表之间的对比

[复制链接]
发表于 2016-10-18 09:38:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想进行修改前的网表和修改后的网表进行形式验证,检查下有没有错误。第一次用formality,看到Reference中的Read Design File中的选项只有verilog , sverilog,vhdl,db和ddc,但我的网表单元目录下只有.dm .tag和.oa后缀的文件,难道是需要进行转换???小白,还没搞懂怎么弄,求教啦!!!!
发表于 2016-10-18 18:17:08 | 显示全部楼层
你是模拟的还是用verilog写的数字模块? FM只能验证数字模块,一般你用verilog写的,就用verilog选项
你的网表文件是怎么得来的呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 17:02 , Processed in 0.021621 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表