CMOS工艺 运放架构，自偏置架构优劣势

xiamendu2010

最近在仿真CMOS工艺带隙基准，仿真出的共源共栅自偏置架构指标相对应运放架构更好，在思考运放架构存在的优势在哪？运放架构在实际中不仅需要考虑MOS 电阻，bip等的失配，还要考虑运放的失调等因素吧，理解有限，期待大家畅所欲言

雪走之魂

共源共栅结构的优势在于不需要耗费太多的功耗就能提高电源抑制比，P对管的优势。

xiamendu2010

回复 2# 雪走之魂

谢谢，通过仿真也确实是自偏置共源共栅的PSRR高些，什么地方应用运放结构比较合适呢？

雪走之魂

回复 3# xiamendu2010


   这就要看你愿不愿意牺牲功耗了，用局部电源结构的话，电源抑制比会更高，但是功耗会变大，一般是用运放来做局部电源。