设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › vivado时序报告
返回列表 发新帖
查看: 2654|回复: 1

[求助] vivado时序报告

[复制链接]
发表于 2016-10-13 14:24:27 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
各位帮我分析分析一下： timing.JPG 时钟的下降沿是在4ns，经过PLL相移90，下降沿输出的时间最后是3.766ns。
怎么回事？相移90度，不是再怎么也是大于6ns的吗？
回复

使用道具 举报

发表于 2016-10-17 10:14:51 | 显示全部楼层
好像不能这么理解
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 22:36 , Processed in 0.028649 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表