IO的DC测试的VIH VIL测试电路怎么设计

nrzero · 发表于 2016-10-12 10:41:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求助一个问题，就是IO的VIH,VIL,VOH,VOL等DC参数测试，怎么设计相关的测试电路和Pattern比较好？

我有用过的一种就是把所有输入做NAND或者NOR逻辑，然后给到输出，通过输出是否正常判断结果，这样把vih,vil,voh,vol都测试到了。设计很简单，在单一封装的时候也比较好用，但是有两个缺点：一是测试不独立，如果结果不正确，只知道是输入的所有管脚中的某一个不正确，不能确定是哪个管脚出了问题；二是不能适配多种封装的Final test，CP测试没问题，die上面所有管脚都有，但是有可能会有多款封装，并且封装出哪些pin在设计时不知道，可能要后期客户需求和量产的时候微调，这样就导致有的PIN不能封装出来，那么DC测试就有问题了。

各位是采用的什么样的设计呢？请教大家

richardxingxing · 发表于 2016-10-12 19:16:53

对每一个IO Buffer单独设计，用统一的Test模式（如你说的四种）控制。
通常CP下需要全测，在FT模式下根据不同封装类型再针对bonding出来的pin再次测量。

nrzero · 发表于 2016-10-14 15:38:46

谢谢解答！

回复 2# richardxingxing

nrzero · 发表于 2016-10-14 15:38:50

谢谢解答！

回复 2# richardxingxing

whhiy · 发表于 2016-11-24 16:06:40

mark……………………

[求助] IO的DC测试的VIH VIL测试电路怎么设计

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2