马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
在 ken kundert 的“Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers”一文对PLL中各模块的noise和jitter进行了分析,其中对VOC输出的clock经过Divider的信号,divider的输入和输出时钟的jitter和noise有如下的关系:
但是,根据jitter与phase noise的转换公式
不知道是哪里有问题!请高手指教
|