设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 精通Verilog HDL:IC设计核心技术

12 / 2 页

返回列表发新帖

楼主: zxopenwgb

[资料] 精通Verilog HDL:IC设计核心技术

发表于 2018-7-15 14:26:18 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2018-7-15 21:56:35 | 显示全部楼层

回复 1# zxopenwgb

lost a file

回复支持反对

使用道具举报

发表于 2018-7-20 16:03:35 | 显示全部楼层

what about it ...

回复支持反对

使用道具举报

发表于 2018-7-24 13:12:09 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2018-8-25 00:44:39 | 显示全部楼层

IC DESIGN CORE COMPETENCE

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-9-10 01:55:08 | 显示全部楼层

Verilog is crucial

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-9-10 09:42:47 | 显示全部楼层

多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-9-10 10:10:31 | 显示全部楼层

不完整，少一个呢？！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-9-22 23:05:58 | 显示全部楼层

thanks good thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-29 00:27 , Processed in 0.017841 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表