SAR ADC

夏天里的绿荫 · 发表于 2016-9-5 22:12:21

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

大家好，在上图中，当采用结束后，在保持阶段所有开关接地，此时X电压为负值，那么Sgnd这个开关如果采样传输们，此时NMOS管会漏电，并且此时PMOS的vds也会变成VCC+VIN，这样会不会PMOS可能有安全性问题，请问这种结构做到输入电压轨对轨，可以吗，怎么解决以上问题，谢谢！

countersr · 发表于 2016-9-6 08:58:43

x复位到Vref，或者是下级板保持阶段切换到Vref，转换阶段从Vref往gnd方向变，x就总是正的了

popfly51 · 发表于 2016-9-6 09:30:32

通常SGND是接的共模电平（如1/2VREF），并且SGND是NMOS，这时就不存在漏电的问题了。

alhoceima111 · 发表于 2016-9-6 12:25:05

thanks

ralphtwtw · 发表于 2017-12-5 09:57:24

SAR ADC

[原创] SAR ADC