请问用spectre怎么仿真一个DAC的DNL和INL？

滚去学习820 · 发表于 2021-4-16 10:03:30

hunetson 发表于 2020-12-11 13:23
用VerilogA写一个，比如随着时钟bit控制信号000->001->010->011->……

请问一下把波形导出选择的是每个台阶中点这种稳定的地方吗？

penghe666 · 发表于 2022-6-2 17:58:48

你好，输入的信号源是D2B吗，Veriloga写的，能不能分享一下代码

focus9416 · 发表于 2025-3-4 20:45:57

同问

[求助] 请问用spectre怎么仿真一个DAC的DNL和INL？