在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jimcmwang

[资料] System Verilog Assertions应用指南 扫描完整版

[复制链接]
发表于 2021-12-20 11:54:27 | 显示全部楼层
是中文版
发表于 2022-3-11 11:17:16 | 显示全部楼层
非常全,中文扫描版,感谢!
发表于 2022-4-22 13:34:26 | 显示全部楼层

THKS FOR SHARING.
发表于 2022-5-7 14:55:00 | 显示全部楼层
有没有书中例子的source code?跪求各位大佬
发表于 2022-5-10 16:00:38 | 显示全部楼层
感谢感谢
发表于 2022-5-17 19:38:13 | 显示全部楼层
thanks
发表于 2022-9-9 09:30:25 | 显示全部楼层
谢谢
发表于 2022-11-3 10:00:59 | 显示全部楼层
感谢分享
发表于 2022-11-18 10:14:36 | 显示全部楼层
谢谢
发表于 2022-12-1 15:29:06 | 显示全部楼层
太好了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 19:08 , Processed in 0.021545 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表