求大神指教多晶硅栅与注入的问题

black小屁 · 发表于 2016-8-19 11:12:25

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 black小屁于 2016-8-19 11:14 编辑

请问一般CMOS规定gate最小外延会比注入最小外延大？ SWB`4_F1Q_S}8X5(B3DC1LJ.png

如果gate跨p+ N+会有什么影响

tiamo1222 · 发表于 2016-8-20 13:39:27

没有明显影响。
gate超出OD边界一定距离只是为了保持器件width不受影响。同样N+、P+都是只和OD有关，只是保证有源区的边界。
一般Poly用作连线时必然会跨越N+、P+，N+poly/P+poly的电阻肯定是不一样的，一般poly连线比较短所以差距不会特别大。
而工艺尺寸比较大的时候，是没有N+、P+包poly的rule的，那时候都是N+poly。

black小屁 · 发表于 2016-8-21 21:22:08

回复 2# tiamo1222

答案清晰明了，多谢

Free_IC · 发表于 2016-8-25 08:29:48

学习了

[求助] 求大神指教多晶硅栅与注入的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2