Modelsim后仿时出现，时钟信号通过buffer变为不定态？求解释

1027199631 · 发表于 2016-7-21 21:52:25

您需要登录才可以下载或查看，没有账号？注册

x

后仿波形如图

在PT中查看n656，发现n1114等为其通过buffer的连线，结构如图所示：
QQ截图20160721214825.png

问：为何时钟信号线通过buffer会导致其所输出的信号变为不定态？

igloo05 · 发表于 2016-7-22 17:36:11

回复 1# 1027199631

really weird, check your buf's verilog model.

[求助] Modelsim后仿时出现，时钟信号通过buffer变为不定态？求解释