Vgs<Vth时nmos管导通了，还处于线性区的原因

Golden_Hawk · 发表于 2016-7-9 07:06:00

当vgs-vth>vds时，mos管处于饱和状态，此时的ids达到一个近似不变的值，但是如果外部提供的漏极电流大于mos管本身的ids时，mos管进入sub-threshold状态，以此降低漏电流。因此在设计中要注意控制该mos管上面提供电流的大小，或者增大该mos管的w/l的值以增加ids的容量

Golden_Hawk · 发表于 2016-7-9 07:31:20

Vgs-Vth<Vds时，mos管进入饱和状态，ids近似常量，但是如果此时外部流入到mos管漏极的电流大于mos管饱和时ids的值时，mos管进入sub-threshold状态，以此降低漏电流。所以设计时应注意外部流入mos管漏极的电流不要大于mos管饱和状态时的ids，或者增大w/l以增大ids的值。

当当冒 · 发表于 2016-7-11 11:29:32

回复 19# brightorange
不久啊，就是TSMC 0.18u的工艺啊

[求助] Vgs<Vth时nmos管导通了，还处于线性区的原因

浏览过的版块

站长推荐 /2