设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI Design with Verilog 2 + CDROM２

1 234 / 4 页下一页

发新帖

楼主: wilfred

[资料] Digital VLSI Design with Verilog 2 + CDROM２

发表于 2016-9-7 04:00:11 | 显示全部楼层

Thank you for the CD!

回复支持反对

发表于 2016-9-7 09:39:02 | 显示全部楼层

Thanks you!

回复支持反对

发表于 2016-10-11 14:30:33 | 显示全部楼层

too expensive

回复支持反对

发表于 2018-8-8 11:30:23 | 显示全部楼层

thanks~

回复支持反对

发表于 2018-8-8 16:01:43 | 显示全部楼层

very nice ook thanks for the sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-8-26 00:00:35 | 显示全部楼层

very nice ook thanks for the sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-9-6 00:29:03 | 显示全部楼层

謝謝分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-9-6 01:53:24 | 显示全部楼层

Interesting

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-9-6 12:09:05 | 显示全部楼层

非常感谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-9-7 15:32:29 | 显示全部楼层

thanks for sharing

回复支持反对

1 234 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-27 00:35 , Processed in 0.022877 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表