verilogA 和 Verilogams应用场合

xiaoguan82 · 发表于 2016-6-7 15:23:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小弟目前初学，想了解一下什么情况用VERILOGA，什么情况下用VERILOG-AMS?是否先要学会VERILOG-A后，才能学习VERILOG-AMS?

fatcat1205 · 发表于 2016-6-9 05:57:29

简单地讲，如果不需要做数模混合仿真，只是用代码描述电路，或者写激励文件，那么veriloga更方便些。因为在cadence里，spectre可以直接仿真veriloga文件。这样跟其它模拟电路混合仿真的时候，不需要额外的设置仿真器。
verilogams仿真需要额外的设置，有别于一般的模拟仿真。但如果要进行数模混合仿真，那也只能用它了。此外，verilogams里面也有verilog的命令，例如task，这在编写测试激励文件的时候，便于封装测试项，可以在主程序中按照需求调用。