verilogA 和 Verilogams应用场合

xiaoguan82 · 发表于 2016-6-7 15:23:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

小弟目前初学，想了解一下什么情况用VERILOGA，什么情况下用VERILOG-AMS?是否先要学会VERILOG-A后，才能学习VERILOG-AMS?

fatcat1205 · 发表于 2016-6-9 05:57:29

简单地讲，如果不需要做数模混合仿真，只是用代码描述电路，或者写激励文件，那么veriloga更方便些。因为在cadence里，spectre可以直接仿真veriloga文件。这样跟其它模拟电路混合仿真的时候，不需要额外的设置仿真器。
verilogams仿真需要额外的设置，有别于一般的模拟仿真。但如果要进行数模混合仿真，那也只能用它了。此外，verilogams里面也有verilog的命令，例如task，这在编写测试激励文件的时候，便于封装测试项，可以在主程序中按照需求调用。

JoJoWafer · 发表于 2017-11-28 14:11:33

xiexeifenxiang

wangbowen1995 · 发表于 2017-12-5 12:08:25

学习一下

bwq · 发表于 2018-3-5 23:27:41

遇到了同样的问题！

bwq · 发表于 2018-3-5 23:28:17

遇到了同样的问题

bwq · 发表于 2018-3-5 23:29:10

有知道的吗

plmqa · 发表于 2019-4-18 09:26:21

2楼正解

skeyer · 发表于 2019-11-22 17:08:23

谢谢分享，还是得找点实例感受一下

邓小力 · 发表于 2022-1-19 11:28:41

请问有verilogams仿真的示例吗？我写了编译过了，但是ADE仿真总报错……

账号		自动登录	找回密码
密码			注册

[求助] verilogA 和 Verilogams应用场合

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1