在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8975|回复: 21

[求助] PA和PLL一起开,VCO输出有很大杂波。求助

[复制链接]
发表于 2016-4-27 14:42:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 alex_fd12 于 2016-4-27 14:56 编辑

小弟最近在测试做的pll。VCO频率二分频后作为发射机的mixer的LO。测试时发现,当发射机的PA开始工作时,VCO的频谱出现了如下情况:在VCO主频旁边左右各有一条很高的杂波谱线,跟VCO的主频频率差是两倍中频。分析一条谱线应该是PA输出的两次谐波,另一条谱线可能是VCO的主频跟PA的两次谐波混频后再调制VCO产生的。不知道另一条谱线的分析是否正确。PA的二次谐波到VCO的通道是怎样的?或者还有什么别的作用会引起这样的杂波。如何避免这种情况。还请各位高手不吝赐教啊。多谢啦!
btw  PA的电源由一个LDO提供,VCO的电源由一个LDO提供,两个LDO的电源连接在一起,一起连接到芯片pad上由片外供电。不知道会不会有影响。
发表于 2016-4-27 15:18:59 | 显示全部楼层
pulling?

reduce the PA tx power,会不会好一些呢?
 楼主| 发表于 2016-4-27 15:43:52 | 显示全部楼层
回复 2# bright_pan

测试发现,降低PA的发射功率,是会好一些。 :)
发表于 2016-4-27 22:01:59 | 显示全部楼层
回复 1# alex_fd12

  可以尝试下这个定位路线:干扰源->干扰对象->干扰路径。

  直观上判断是PA是干扰源,那么PA的功率降低时杂散能量应该也会随着降低。然后可以试着调调PLL带宽(甚至开环)、VCO LDO输出电压看看趋势。你说的LDO共电源有可能是个干扰路径,毕竟通常LDO的高频PSRR不是太好,可以试试分电源什么的。
发表于 2016-4-28 08:43:11 | 显示全部楼层
频率多高?
发表于 2016-4-28 08:44:45 | 显示全部楼层
这就是PA的牵引效应,可以看下相关论文,都有提到
发表于 2016-4-28 08:49:35 | 显示全部楼层
本帖最后由 yy871130yy 于 2016-4-28 09:03 编辑

还是先写清楚具体工作过程,输入信号从哪里产生,各自的频率是多少?什么信息都没有也没法具体判断.....
发表于 2016-4-28 13:27:38 | 显示全部楼层
芯片上地之间的隔离也很重要   均用deep nwell 管子   还有就是guardring  还有就是距离拉大
电源上对于PA和VCO用单独的ldo是对的   可能ldo对高频信号的抑制还不够   你用的capless ldo 还是片外有大电容的ldo      电源线 最好采用单点连接   也就是虽然是一个PAD进来的电源  但是从PAD进来后  就版图上分开 一个给LDOVCO  一个给LDOPA  

还有对vtune端的保护也非常重要
 楼主| 发表于 2016-4-28 15:52:01 | 显示全部楼层
回复 4# 远上寒杉


   谢谢
 楼主| 发表于 2016-4-28 16:02:38 | 显示全部楼层
回复 8# daodai


用的是capless ldo.不是带片外大电容的LDO.
为了验证两个LDO电源上的杂波相互影响,测试时试着在VCO的LDO和PA的LDO这两个LDO的电源上加了大的片外去耦电容,以滤除杂波 ,但是VCO输出信号的杂波改善很小。是不是这并不能排除PA对VCO的电源的影响。 因为只能滤掉片外供电的电源上的杂波,而bonding线的另一侧,即pad上的杂波是滤不掉的。谢谢 :)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 16:03 , Processed in 0.027681 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表