在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4858|回复: 19

[资料] Tradeoffs and Optimization in Analog CMOS Design

[复制链接]
发表于 2016-4-23 16:23:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Tradeoffs in analog IC design - covers the binkley EKV model

binkley2008tradeoffs.pdf (10.68 MB, 下载次数: 257 )
发表于 2016-4-23 19:53:43 | 显示全部楼层
kankan
发表于 2016-4-23 20:10:06 | 显示全部楼层
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 楼主| 发表于 2016-4-24 01:25:05 | 显示全部楼层
i have more
发表于 2016-4-24 18:19:13 | 显示全部楼层
发表于 2016-6-4 18:41:19 | 显示全部楼层
THANK YOU
发表于 2016-6-18 00:04:40 | 显示全部楼层
感谢分享
发表于 2016-6-18 11:05:37 | 显示全部楼层
非常好的资料
发表于 2016-6-18 18:02:16 | 显示全部楼层
thanks!!!
发表于 2017-7-2 13:26:41 | 显示全部楼层
thanks!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:35 , Processed in 0.024086 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表