设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › LVS问题

发新帖

查看: 1714|回复: 0

[讨论] LVS问题

发表于 2016-3-29 10:50:27 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

LVS时，小弟遇到两个问题：
1、版图与原理图比对没问题，但是LVS时一直报错，报错位置都是原理图电阻网络中短路的那些电阻节点位置，是LVS选项中过滤的某个选项没选的原因么？我试了好多选项还是一直有这个问题。原理图中短接的哪些电阻是不是不能与电阻网络连在一起而应该将他们当作Dummy？
2、原理图导网表时失败，但是我自己重新做了个原理图再导网表成功了，为何？

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 02:14 , Processed in 0.013174 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表