vccap的使用

63号

仿真时使用一个电压源来控制改变一个电容的实时值，但是在仿真生成网表时出现以下错误，请大虾门指点指点
ERROR (OSSHNL-116): Unable to descend into any of the views defined in the view list, 'spectre cmos_sch cmos.sch schematic veriloga', for the
instance 'G0' in cell 'Cfenya'. Either add one of these views to the library 'AnalogLib',
cell 'vccap' or modify the view list to contain an existing view.
cadence版本 ic615，mmsim13
电路如下

63号

已解决，参考cadence support的方案，使用VCCS，把type  of source修改成vccap，就可以当成电压控电容用了。
可以使用sprctre -h vccs查看详情
不过，直接调用vccap不知道为啥不能用，还是希望有懂得人解答一下呢。

小林同学

楼主仿真这个vccap的时候，如何具体给信号来验证c随着v变化了呢

yiteilxb

63号 发表于 2016-3-28 19:57
已解决，参考cadence support的方案，使用VCCS，把type  of source修改成vccap，就可以当成电压控电容用了 ...

请问具体怎么解决的呢？我使用Vccs也不可以，谢谢

dongming

yiteilxb 发表于 2022-10-24 14:23
请问具体怎么解决的呢？我使用Vccs也不可以，谢谢

你直接用vccs元件，Type of source里面选vccap,   设置transconductance参数就可以。 这时候 transconductance参数的意义就是 F per Voltage