请教PLL 的问题

gggould · 发表于 2016-3-18 12:56:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

feedback divider在除二的情况下

1.feedback divider输入是1GHz fundmental + 1.01GHz spur
feedback divider输出的spectrum看起来是??

2.如果feedback divider产生1ps的jitter
那麽在PLL输出看起来是??

谢谢

lwjee · 发表于 2016-3-18 14:31:48

1.01G 的spur 怎么加到1G的时钟沿上去？

flutecn · 发表于 2016-3-18 14:43:43

1, Spur 是混频进来的,其杂波频率不会随divide 2 而变化，所以spur 位置还是Fundmental + 0.01G=0.51GHz.
2, PLL 输出也会多1ps jitter

gggould · 发表于 2016-3-22 02:00:56

回复 3# flutecn

1, Spur 是混频进来的,其杂波频率不会随divide 2 而变化，所以spur 位置还是Fundmental + 0.01G=0.51GHz.
2, PLL 输出也会多1ps jitter

所以SPUR大小会变小6dB吗?

这1ps divider jitter会直接到pll输出吗? 我的理解是先经过1/S变成PN 再乘上fref到pll输出的TRANSFER FUNCTION 所以JITTER会变大

谢谢

[求助] 请教PLL 的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2