DC-DC buck不稳定问题求助

zlj4317

设计了一个电压模式，PWM控制的buck regulator，开关频率1MHz。测试的时候发现，加大负载后就会出现不稳定问题。图中黄色是输出，蓝色是sw节点，第一张轻负载，后面两个是加大负载后的波形。
请问各位大大，这个问题可能是什么原因导致的？另外，我这个buck是整个SoC的一部分，所以引出到片外的只有输出和sw节点，输入和其他模块共享。如果是环路相位裕度不够，测试要怎么做才能确认原因呢？如果做fib呢？谢谢~

茂陵刘郎

顶贴，同问

whosay

看不懂，学习一个~

时光风筝

你可以测量一下load transient 的测试，通过波形来确定是否你的PM不够。如果是current mode 的话，建议修改下负载电容，通过改变输出极点的位置，来进一步判断稳定性问题。

Meloyhj

#4 楼说的对，如果有条件，可以测一下带宽和Phase Margin，再修改Cload试试

jirumin

电感电流波形可否给出？

wzy1031

调节下环路参数试试。