求助，FPGA烧写后加激励问题

chenkai525 · 发表于 2016-3-1 12:36:21

您需要登录才可以下载或查看，没有账号？注册

x

请教各位大神，FPGA烧写成功后怎么添加激励，使得我所配置的io口能够输出波形？

可以用之前仿真的testbench给烧写后的fpga输入激励么？如果不行，怎么才能给烧写后的fpga加激励？

子宁Zing · 发表于 2016-3-2 11:31:14

是不能给FPGA烧写激励的，这个验证又是另外一门学问

zhangbinsniper · 发表于 2016-3-3 21:07:55

可以用JTAG口输入一部分激励，像system probe 或system console

海东凤婷 · 发表于 2016-3-8 10:13:41

有外接接口io，通过手动添加激励，或者编写代码，生成电路，同时下载到fpga中，不过此时的代码不是仿真的那个tb文件，因为tb文件时不能生成电路的。或者同cpu联调

[求助] 求助，FPGA烧写后加激励问题