在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1286|回复: 3

[求助] 求助,FPGA烧写后加激励问题

[复制链接]
发表于 2016-3-1 12:36:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位大神,FPGA烧写成功后怎么添加激励,使得我所配置的io口能够输出波形?

可以用之前仿真的testbench给烧写后的fpga输入激励么? 如果不行,怎么才能给烧写后的fpga加激励?
发表于 2016-3-2 11:31:14 | 显示全部楼层
是不能给FPGA烧写激励的,这个验证又是另外一门学问
发表于 2016-3-3 21:07:55 | 显示全部楼层
可以用JTAG口输入一部分激励,像system probe 或system console
发表于 2016-3-8 10:13:41 | 显示全部楼层
有外接接口io,通过手动添加激励,或者编写代码,生成电路,同时下载到fpga中,不过此时的代码不是仿真的那个tb文件,因为tb文件时不能生成电路的。或者同cpu联调
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-28 12:49 , Processed in 0.022682 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表