在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8833|回复: 35

[资料] SystemVerilog 验证测试平台编写指南

[复制链接]
发表于 2016-1-14 23:38:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
跟网上之前的版本相比1因为是扫描版,我重新手打了前9章的书签。
2修改了页面大小,使用了A4页面。
3添加了封面。
SystemVerilog 验证测试平台编写指南.part1.rar (15 MB, 下载次数: 1246 )

SystemVerilog 验证测试平台编写指南.part2.rar (8.37 MB, 下载次数: 3983 )
发表于 2016-1-15 07:48:08 | 显示全部楼层
Have a look, thanks a lot!
发表于 2016-1-15 19:41:21 | 显示全部楼层
zhichi yixia
发表于 2016-1-18 15:24:55 | 显示全部楼层
看看哦
发表于 2016-1-18 21:26:50 | 显示全部楼层
没我自己弄的大图清晰啊
 楼主| 发表于 2016-1-19 00:08:18 | 显示全部楼层
回复 5# jacobshen


   呃 我下载的源文件页面就特别小 要500%缩放才跟正常的letter或者A4差不多……不过好在清晰度不影响阅读
发表于 2016-2-2 13:26:44 | 显示全部楼层
多谢分享
发表于 2016-3-28 15:37:28 | 显示全部楼层
回帖光荣
发表于 2017-12-15 19:20:31 | 显示全部楼层
文件这么大?
发表于 2017-12-15 19:38:12 | 显示全部楼层
第二部分解压要密码?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 23:37 , Processed in 0.026265 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表