锁相环的需要仿真时间太长

中国战舰16 · 发表于 2015-12-29 10:57:28

您需要登录才可以下载或查看，没有账号？注册

x

用spectre仿真锁相环需要的时间好长啊，由于VCO的震荡频率比较高百兆级，仿真的步长比较小，而输入的参考频率周期又比较大us级别，该怎么仿真才能使仿真的时间变短些，求大大们给些建议

wang1991 · 发表于 2015-12-29 11:16:17

以前看到坛子里面有人说将VCO用Verilog-A建模代替，仿真快些，不过我没做过

lwjee · 发表于 2015-12-29 11:36:30

一夜也就仿晚了吧

rong00i8 · 发表于 2015-12-29 13:00:14

++aps

andy2000a · 发表于 2015-12-29 13:33:26

一夜也就仿晚了吧
lwjee 发表于 2015-12-29 11:36

登录/注册后可看大图

no

hspice simulation usb 2.0 pll
whole chip simulation .
30 day on unix ..

中国战舰16 · 发表于 2015-12-29 15:19:12

回复 3# lwjee

前仿大概就要两天

中国战舰16 · 发表于 2015-12-29 15:20:55

回复 2# wang1991

谢谢指点，本来也需要VerilogA建模的，顺带可以试一下

中国战舰16 · 发表于 2015-12-29 15:22:56

回复 4# rong00i8

是已经加过APS的

lwjee · 发表于 2015-12-29 15:53:53

回复 5# andy2000a

I think we do not need to simulate a chip by HSPICE. Just verify the behavior model only.

lwjee · 发表于 2015-12-29 15:54:38

回复 6# 中国战舰16

你可以只仿一个core，其他的都不用带。

[求助] 锁相环的需要仿真时间太长