jianli报名

jianli · 发表于 2003-11-6 10:54:33

您需要登录才可以下载或查看，没有账号？注册

x

模拟数字前端后端都懂一点，模拟mos比较熟，TTL不行，数字verilog比较熟，VHDL不懂，后端最近正在学，感觉难度好大。两年IC经验。
开发平台：cadence， synopsys
email: martin_pig@hotmail.com
不知道这样的废人有没有用啊

jianli · 发表于 2003-11-6 10:56:55

我是做ASIC的，FPGA之类的东西是一窍不通

站长推荐 /1