Verilog A, DCO, 开关电容自动测试

JoyShockley

各位版友，

下面是我写的一个verilog-A 测试一个DCO的代码，需要做的sp仿真，使用spectre 仿真器

用“Parametric Analysis” 每次改变测试器的输入电压Vin，每一个电压值对应一组 0V 和1V的温度计码输出Dout。Dout控制DCO的电容阵列开关

Verily-A 编译没有问题，但是在spectre 仿真时，遇到了 不识别 “{”的错误。
这个“{”出现在我的Verilog-A代码中的测试向量部分。

请问如何解决？

gaojun927

这1000信元很好挣。spectre里用 val=[1 1 1]的格式给veriloga传parameter。

JoyShockley

回复 2# gaojun927


    解决了，感谢

    选中verilog-A instance，按q，调出Edit Object Properties.

    CDF Parameter of view 改成 veriloga

    用 [] 给veriloga 里面的array 传数据。