请教如何查看FPGA设计中每个子模块占用的资源？

atlandis · 发表于 2015-10-12 17:56:23

您需要登录才可以下载或查看，没有账号？注册

x

hnuwyf · 发表于 2015-10-12 19:27:11

Altera还是xilinx，Altera的综合报告默认是分模块的，xilinx的综合选项 keep_hierarchy 设置一下

atlandis · 发表于 2015-10-13 10:01:10

回复 2# hnuwyf

谢谢额，我用的xilinx，在systhesize的属性里面默认选择keep hierarchy soft
然后在map的属性里面选择generate detailed map report

可以看到各个子模块占用的资源

mdykj33 · 发表于 2015-10-13 10:18:26

提示: 作者被禁止或删除内容自动屏蔽

atlandis · 发表于 2015-10-13 10:52:05

回复 4# mdykj33

不是很理解你的方法额，我就是看看做的这个IP，v6的板子能不能放的下？你能再解释一下么？

mdykj33 · 发表于 2015-10-19 11:22:21

提示: 作者被禁止或删除内容自动屏蔽

mdykj33 mdykj33 当前离线积分 1393 头像被屏蔽	发表于 2015-10-13 10:18:26 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
mdykj33 mdykj33 当前离线积分 1393 头像被屏蔽
	回复支持反对举报

mdykj33 mdykj33 当前离线积分 1393 头像被屏蔽	发表于 2015-10-19 11:22:21 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
mdykj33 mdykj33 当前离线积分 1393 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

[原创] 请教如何查看FPGA设计中每个子模块占用的资源？