马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 andy2000a 于 2015-10-7 14:11 编辑
Hspice call verilogA 理想dac 失败 ,
说
有voltage 没define ,
module ideal_dac(in,out);
input [0:dac_size-1] in;
output out;
voltage in,out; ==> error
parameter real dac_size = 7 from (1:inf); parameter vth = 2.5; parameter real trise = 0 from [0:inf); parameter real tfall = 0 from [0:inf); real code; integer pow2 [0:dac_size]; analog begin @(initial_step) for (i=0;i<=dac_size;i=i+1) pow2 = pow(2,i); code = 0; for (i=0;i<dac_size;i=i+1) code = code + (V(in) > vth) ? pow2 : 0; V(out) <+ transition(code/pow2[dac_size],0,trise,tfall); endendmodule
and modify
但是 把输出入改 electrical 一样有问题
Error: Reference to undefined discipline 'electrical'.
还有某些版本 windows hspice 好像一跑veriloga 会当掉
|