设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR PHY DFI3.1 interface sepc

1 2 345 6 7 8 / 8 页下一页

发新帖

楼主: rily_wong

[资料] DDR PHY DFI3.1 interface sepc

发表于 2018-3-8 11:20:34 | 显示全部楼层

不错不错！！！

回复支持反对

发表于 2018-3-8 11:50:41 | 显示全部楼层

Thanks

回复支持反对

200728015127036

发表于 2018-5-3 21:26:15 | 显示全部楼层

不错的资料，谢谢！

回复支持反对

发表于 2018-5-5 16:16:24 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

清凉的雪花

发表于 2018-7-12 10:50:10 | 显示全部楼层

非常感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-8-27 09:39:31 | 显示全部楼层

谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-9-29 18:45:36 | 显示全部楼层

goodthanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-10-15 15:13:58 | 显示全部楼层

thanks for your sharing.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-10-17 16:09:53 | 显示全部楼层

That's very good,thank you upstairs！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-10-19 09:30:28 | 显示全部楼层

回复 2# rily_wong

楼主辛苦啦

回复支持反对

1 2 345 6 7 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 10:45 , Processed in 0.021279 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表