derive_pg_connection提示VDDO is invalid

idanceu

回复 10# taichiorange


    corner pad及power pad是ｐｈｙｓｉｃａｌ　ｏｎｌｙ　ｃｅｌｌ，物理库里有才行吧，与时序库无关，你的物理库里有这几个cell么

taichiorange

回复 11# idanceu
我用ICC  synopsys的lab教学，做到create_cell之后，用link是可以成功的。我的没有成功。似乎是有问题。

在ICC里面也是指定了link_library,按照道理应该是能成功才对。

我到Milkyway的目录下，用open_mw_lib,  open_mw_cel都是可以打开例如pc3d01的。

唉，我快崩溃了。

taichiorange

回复 11# idanceu

是否与下面的warning（红色字体，是关于io library的）有关系呢？

icc_shell> import_designs $my_verilog_file \ -format verilog \  -top $my_top_design
Loading db file '/home/orangehuang/process_library/CSMC035/standard_cell/CSMC035DPQMPCMM_Fab2_FBlib_V201410/synopsys/os142/IC035os142_max.db'
Loading db file '/home/orangehuang/process_library/CSMC035/standard_cell/CSMC035DPQMPCMM_Fab2_FBlib_V201410/synopsys/io122/IC035io122_max.db'
Loading db file '/eda/icc_2010.03/libraries/syn/gtech.db'
Loading db file '/eda/icc_2010.03/libraries/syn/standard.sldb'
Warning: /home/orangehuang/process_library/CSMC035/standard_cell/CSMC035DPQMPCMM_Fab2_FBlib_V201410/astro/milkyway/IC035io122_4l: bus naming style _<%d> is not consistent with main lib. (MWNL-111)

taichiorange

今天，用synopsys ICC LAB中带的db和miklyway reference library，已经floor plan成功。感觉应该是我自己的库有问题，在logic db and milkyway reference library之间可能不匹配。

用check_library来检查，发现pc3d01这个cell, 在logic library中缺少VSSQ pin.
而且VDDO, VDDQ, VSS, VSSO在logic and physical lib之间，类型不匹配，前者是primary power/ground, 后者说是signal.

明天仔细看看库的问题吧。看样子不是我用的icc的命令的问题。

taichiorange

Warning: List of pins missing in logic library (LIBCHK-212)
------------------------------------------------------------------------------
Physical library           Cell name             Pin name    Pin direction
------------------------------------------------------------------------------
IC035io122_4l              pc3d01                VSSQ   




Error: List of pins mismatched in logic and physical libraries (LIBCHK-213)
Logic library:    IC035io122_max
Physical library: /home/milkyway/IC035io122_4l
-----------------------------------------------------------------------------------
                                          Pin direction           Pin type
Cell name                    Pin name    Logic   Physical     Logic         Physical
-----------------------------------------------------------------------------------
pc3d01                       VDD         unknown             primary power  signal
                             VDDO        unknown              primary power signal
                             VDDQ        unknown              primary power signal
                             VSS         unknown              primary ground signal
                             VSSO        unknown              primary ground signal



哪位高手帮忙稍微指点迷津？谢谢了先

taichiorange

继续分析：

用Synopsys ICC LAB提供的库与我自己的库，做对比分析（用Synopsys库是没有上面这个问题的），发现有些异常：

1.   在db库中的cell:
1) 正确的：

****************************************
Report : library
Library: cb13io320_tsmc_max
Version: D-2010.03-ICC-SP5-2
Date   : Wed Sep 16 16:28:03 2015
****************************************

Library Type            : Technology
Tool Created            : 2003.06
Date Created            : 14-Nov-101 (INF CREATED ON 14-NOV-2001)
Library Version   Power Supply Group:

     default_power_rail      : coreLevel
     power Rail    Value
    --------------------
     coreLevel           1.08
     ioLevel           3.00


CELL(pc3d01): 3426.184814, pad;

  PIN(PAD): in, 8.24, 824, 10000, ;

    INPUT_SIGNAL_LEVEL(PAD): ioLevel
  END_PIN PAD;

  PIN(CIN): out, 0, 300, 5, 3, , , ;
    OUTPUT_SIGNAL_LEVEL(CIN): coreLevel
  END_PIN CIN;
END_CELL pc3d01;
Components:


2）错误的：
****************************************
Report : library
Library: IC035io122_max
Version: D-2010.03-ICC-SP5-2
Date   : Wed Sep 16 16:28:33 2015
****************************************

Library Type            : Technology, PG pin Based
Tool Created            : Z-2007.03-SP5
Date Created            : $Date: Mon Apr 22 11:58:34 2013 $
Library Version         : $Revision: 1.0 $
Comments                :

Components:
nom_voltage : 3
Voltage Map: Voltage Name   : Voltage Value
             VDD              3
             VDDO             3
             VDDQ             3
             VSS              0
             VSSO             0
             VSSQ             0
             GND              0

CELL(pc3d01): 32166.699219, pad;

  PG_PIN(VDD):
    VOLTAGE_NAME: VDD
    PG_TYPE: primary_power
  END_PG_PIN VDD;

  PG_PIN(VDDO):
    VOLTAGE_NAME: VDDO
    PG_TYPE: primary_power
  END_PG_PIN VDDO;

  PG_PIN(VDDQ):
    VOLTAGE_NAME: VDDQ
    PG_TYPE: primary_power
  END_PG_PIN VDDQ;

  PG_PIN(VSS):
    VOLTAGE_NAME: VSS
    PG_TYPE: primary_ground
  END_PG_PIN VSS;

  PG_PIN(VSSO):
    VOLTAGE_NAME: VSSO
    PG_TYPE: primary_ground
  END_PG_PIN VSSO;

  PIN(CIN): out, 0, , 3, 5.8984, , 0.029492, ;
    RELATED_POWER_PIN : VDD
    RELATED_GROUND_PIN : VSS
    INTERNAL_POWER: PAD, , '';
      RELATED_PG_PIN : VDD
    INTERNAL_POWER: PAD, , '';
      RELATED_PG_PIN : VDDO
    INTERNAL_POWER: PAD, , '';
      RELATED_PG_PIN : VDDQ
    INTERNAL_POWER: PAD, , '';
      RELATED_PG_PIN : VSS
    INTERNAL_POWER: PAD, , '';
      RELATED_PG_PIN : VSSO
  END_PIN CIN;

  PIN(PAD): in, 6.94299, , 10, ;
    RELATED_POWER_PIN : VDDO
    RELATED_GROUND_PIN : VSS
  END_PIN PAD;
END_CELL pc3d01;

看起来是库的格式有变化

2.  物理信息的不同
1）正确的
    Input Pins          Net            Net Driver Pins   Driver Pin Type
    ----------------    ------------   ----------------  ----------------
    PAD                 Instrn[1]      Instrn[1]         Input port


    Output Pins         Net            Net Load Pins     Load Pin Type
    ----------------    ------------   ----------------  ----------------
    CIN                 net_Instrn[29] I_RISC_CORE/I_INSTRN_LAT/U61/I0
                                                         Input pin (mx02d0

    PG Pins             Net
    ----------------    ------------
    VSSO
    VDD
    VDDQ
    VSSQ
    VSS
    VDD

2）有问题的

    Input Pins          Net            Net Driver Pins   Driver Pin Type
    ----------------    ------------   ----------------  ----------------
    PAD                 p_sel          p_sel             Input port
    VSSO
    VSSQ
    VDDO
    VDDQ
    VSS
    VDD


    Output Pins         Net            Net Load Pins     Load Pin Type
    ----------------    ------------   ----------------  ----------------
    CIN                 sel            U_COMBO/U2_ARITH/U28/A1
                                                         Input pin (nd02d1)

    PG Pins             Net
    ----------------    ------------


可以看到，有问题的库，在ICC中把VSS/VSSO/VSSQ/VDD/VDDO/VDDQ 都当成信号处理了，所以，才会报最初的错误。

但是，要如何解决呢？真头疼。看起来可以后面通过手工把VSSO/VSSQ/VDDO/VDDQ处理好也行。