在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3419|回复: 7

[求助] sar adc 采样时上极板固定电压怎么产生

[复制链接]
发表于 2015-9-10 17:02:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
sar adc在采样阶段时,如图1,下极板采样,上极板接固定电压Vcm。该vcm电压要能快速的建立与恢复。
初步想到了图2与图3。图2 的电阻要是很大的话,完成采样的时间会加长,我希望在250ns内完成采样。要是电阻设计小的话消耗的电流就会大。图3采样buffer的低阻输出,但是不清楚该结构会不会产生抖动。请教大牛们一般都是如何设计该处的,采用了什么结构,或许还有什么我没有想到的请指点一二,thanks。
IMG_2770.JPG
 楼主| 发表于 2015-9-15 17:25:30 | 显示全部楼层
dingding
发表于 2015-9-15 22:38:51 | 显示全部楼层
差分还是单端?差分的话, settle慢一点有啥关系。。。又不是vref
发表于 2015-9-16 16:50:12 | 显示全部楼层
这么好的帖子顶起来
 楼主| 发表于 2015-9-16 19:30:39 | 显示全部楼层
回复 4# beyond某人


   请前辈指点一二
发表于 2015-10-18 14:45:30 | 显示全部楼层
第二种把;加适当电容滤波;comp抗回程噪声设计。。。
发表于 2016-8-12 10:11:41 | 显示全部楼层
who know it???
发表于 2017-12-5 12:28:03 | 显示全部楼层
sar adc 采样时上极板固定电压怎么产生
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:19 , Processed in 0.026645 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表